Разделы сайта

Проектирование JK-, T- триггеров и 4-х разрядного счётчика

Т-триггер получен слиянием входов J и K, потому работа заключается в том, что при смене фронта сигнала на входе Т на единицу, то выходной сигнал инвертируется. Смоделируем работу и составим временные диаграммы:

Как и в случае с JK-триггером, входы r и s нужны для сбрасывания сигнала и в начале, чтобы начать работу прибора, на вход r подаётся логический 0. В начале заметно, что вход q повторяет сигналы на входе t. Дело в том, что при сбрасывании сигнала, на входе t меняется фронт сигнала, что приводит к непредсказуемым последствиям. Необходимо, чтобы, во время подачи на вход r логического нуля, на вход t также подавался 0. Мы не учтём этого в поведенческой модели и просто укажем, что для работы прибора необходимо, чтобы вход r всегда получал логический сигнал 1. Вход s не будет влиять на работу прибора.

Напишем поведенческую модель T-триггера на языке vhdl:

LIBRARY ieee;ieee.std_logic_1164.all;vh2 IS

( : IN STD_LOGIC; : IN STD_LOGIC;: IN STD_LOGIC;: OUT STD_LOGIC;

q : OUT STD_LOGIC

);vh2;

a OF vh2 IS

SIGNAL q1,q2 : STD_LOGIC;

BEGIN(t,s,r)(r='0') then<='0';q2<='1'; (t'EVENT and t='1') then<=not q1; q2<=not q2; if;PROCESS; <= q1;<= q2;a;

Смоделируем работу и получим временную диаграмму:

Результат не отличается от результата моделирования графической схемы и схема работает правильно.

Посмотрим приборы, которые основаны на jk-триггерах. К примеру: 4-х разрядный счётчик.

. Счётчик, при поступлении импульса, путём сложения считает в двоичной системе по разрядам. Создадим графическую схему в программе max2+:

Вход r необходим для сбрасывания сигнала в 0. Заметим, что для этого следует подавать на вход r логический 0, так как, перед подачей на вход CLRN, сигнал инвертируется. Вход С служит, как определяющий работу прибора. Если на входе С меняется фронт сигнала, то прибор работает. Постоянный сигнал на входе С прекратит работу счётчика. На вход jk, для корректной работы прибора, должен подаваться постоянный фронт сигнала, а именно логической единицы. При подаче на вход JK логического нуля, прибор не будет работать, и будет просто сохранять своё состояние.

Смоделируем работу схемы и получим временные диаграммы:

Напишем поведенческую схему счётчика на языке vhdl:

LIBRARY ieee;ieee.std_logic_1164.all;vh3 IS

( : IN STD_LOGIC; : IN STD_LOGIC; : IN STD_LOGIC; : OUT STD_LOGIC; : OUT STD_LOGIC; : OUT STD_LOGIC; : OUT STD_LOGIC

);

END vh3;a OF vh3 IS

SIGNAL qs0,qs1,qs2,qs3 : STD_LOGIC;

BEGIN(r,jk,c)( c'EVENT AND c='1') THEN( jk='1' AND r='1') THEN(qs0='0') THEN <='1';(qs1='0') THEN <= '0';<= '1';(qs2='0') THEN

qs0 <= '0';<= '0';<= '1';

else(qs3='0') then<='0';

qs1 <='0';<='0';<='1';

end if;IF;if;if;if;if;(q1='1) and (q2='1') and (q3='1') and (q0=1') then

Перейти на страницу: 1 2 3

Самое читаемое:

Определение основных параметров усилительных каскадов на транзисторах
, кОм, кОм, кОм, кОм, кОм, мА, кОм, кОм 1 33 13 10 3,3 0,62 1 50 0.7 2 ...

www.techstages.ru : Все права защищены! 2020